《防靜電放電（ESD）損傷技術(shù)》研修班
講師：來萍 瀏覽次數(shù)：2575
課程描述INTRODUCTION
防靜電放電（ESD）損傷技術(shù)培訓(xùn)
· 研發(fā)經(jīng)理· 電子工程師· 系統(tǒng)工程師
培訓(xùn)講師：來萍
課程價(jià)格：￥元/人
培訓(xùn)天數(shù)：2天
日程安排SCHEDULE
課程大綱Syllabus
防靜電放電（ESD）損傷技術(shù)培訓(xùn)
課程大綱
一、電子元器件抗ESD損傷的基礎(chǔ)知識(shí)
本章介紹有關(guān)靜電和靜電放電的基本原理，以及對(duì)元器件損傷的主要機(jī)理和模式。主要內(nèi)容有：
1.1 靜電和靜電放電的定義和特點(diǎn);
1.2 對(duì)靜電放電認(rèn)識(shí)的發(fā)展歷史 ;
1.3 靜電的產(chǎn)生:1.3.1 摩擦產(chǎn)生靜電1.3.2 感應(yīng)產(chǎn)生靜電1.3.3 靜電荷1.3.4 靜電勢(shì)1.3.5 影響靜電產(chǎn)生和大小的因素 ;
1.4 靜電的來源:1.4.1 人體靜電 1.4.2 儀器和設(shè)備的靜電 1.4.3 器件本身的靜電 1.4.4 其它靜電來源;
1.5 靜電放電的三種模式:1.5.1 帶電人體的放電模式 1.5.2 帶電機(jī)器的放電模式 1.5.3 充電器件的放電模式;
1.6 靜電放電失效:1.6.1 失效模式 1.6.2 失效機(jī)理;
二、制造過程的防靜電損傷技術(shù)
本章介紹在電子元器件制造和裝配過程中，對(duì)環(huán)境的靜電防護(hù)要求，以保證電子元器件在制造和裝配過程中的靜電安全。主要內(nèi)容有：
2.1 作用和意義: 2.1.1 多數(shù)電子元器件是靜電敏感器件 2.1.2 靜電對(duì)電子行業(yè)造成的損失很大 2.1.3 國內(nèi)外企業(yè)的狀況 ;
2.2 靜電對(duì)電子產(chǎn)品的損害: 2.2.1 靜電損害的形式 2.2.2 靜電損害的特點(diǎn) 2.2.3 可能產(chǎn)生靜電損害的制造過程;
2.3 靜電防保的目的和總的原則: 2.3.1 目的和原則 2.3.2 基本思路和技術(shù)途徑;
2.4 靜電防護(hù)材料: 2.4.1與靜電防護(hù)材料有關(guān)的基本概念 2.4.2靜電防保材料的主要參數(shù) ;
2.5 靜電防保器材 : 2.5.1 防靜電材料的制品 2.5.2 靜合消除器（消電器、電中和器或離子平衡器）;
2.6 靜電防保的具體措施: 2.6.1建立靜電安全工作區(qū) 2.6.2 包裝、運(yùn)送和存儲(chǔ)工程的防靜電措施;2.6.3 靜電檢測(cè) 2.6.4 靜電防護(hù)的管理工作 ;
三、電子元器件抗ESD能力的檢測(cè)及分析技術(shù)
本章介紹對(duì)電子元器件的抗ESD水平進(jìn)行檢測(cè)的技術(shù)。包括國內(nèi)外抗ESD檢測(cè)的主要標(biāo)準(zhǔn)，檢測(cè)的模型和方法以及實(shí)際的一些檢測(cè)結(jié)果和遇到的問題。主要內(nèi)容有：
3.1 抗靜電檢測(cè)的作用和意義 ;
3.2 靜電放電的標(biāo)準(zhǔn)波形;
3.3 抗ESD檢測(cè)標(biāo)準(zhǔn): 3.3.1 電子元器件ESDS檢測(cè)及分類的常用標(biāo)準(zhǔn) 3.3.2 標(biāo)準(zhǔn)試驗(yàn)方法的主要內(nèi)容;
3.4 實(shí)際ESD檢測(cè)的結(jié)果統(tǒng)計(jì)及分析: 3.4.1 試驗(yàn)條件 3.4.2 ESD評(píng)價(jià)試驗(yàn)結(jié)果分析 ;
3.5 ESD檢測(cè)中經(jīng)常遇到的一些問題 ;
3.6 ESD損傷的失效定位分析技術(shù): 3.6.1 端口I－V特性檢測(cè) 3.6.2 光學(xué)顯微觀察 3.6.3 掃描電鏡分析 3.6.4 液晶分析 3.6.5光輻射顯微分析技術(shù) 3.6.6 分層剝離技術(shù) 3.6.7 小結(jié) ;
3.7 ESD和EOS的判別方法討論: 3.7.1 概念 3.7.2 ESD和EOS對(duì)器件損傷的分析判別方法
四、電子元器件抗ESD設(shè)計(jì)技術(shù)
本章介紹電子元器件抗ESD損傷的設(shè)計(jì)技術(shù)，主要包括抗ESD設(shè)計(jì)的主要原則、基本保護(hù)電路和*的大規(guī)模CMOS電路中保護(hù)電路的設(shè)計(jì)。主要內(nèi)容有：
4.1 元器件抗ESD設(shè)計(jì)基礎(chǔ);
4.2 元器件基本抗ESD保護(hù)電路;
4.3 CMOS電路ESD失效模式和機(jī)理;
4.4 CMOS電路ESD可靠性設(shè)計(jì)策略;
4.5 CMOS電路基本ESD保護(hù)電路的設(shè)計(jì);
4.6 電子設(shè)備ESD損傷途徑及其保護(hù)電路設(shè)計(jì);
4.7 工藝控制和管理;
防靜電放電（ESD）損傷技術(shù)培訓(xùn)
轉(zhuǎn)載：http://szsxbj.com/gkk_detail/1255.html